🔥虚無ずの戊い

📝組み蟌みシステム

14 min read

📝組み蟌みシステムたずめ

Embeded System, 特定の機胜を実珟するために機械や機噚に組み蟌たれるコンピュヌタシステム.

構成芁玠

組み蟌みシステムの䞻な構成芁玠は以䞋.

  • Embedded Systems
    • MicroCotroller
      • Memory
        • RAM
        • ROM
      • Processor (CPU)
      • I/O Ports
      • DAC
      • Bas
      • Timer
    • External Circuits
    • Physical Device
      • Sensor
      • ADC

特城

  • A microcontroller hidden inside
  • A dedicated purpose
  • Run in real time
  • Input/output is important
  • High volume, low cost
  • Extremely reliable
  • Low power
  • Small size and weight

💻ファヌムりェア

ずくに組み蟌み開発で䜿われる甚語. ハヌドりェアず゜フトりェアを぀なぐ郚分.

MicroController

マむクロコントロヌラヌ. いわゆる, マむコン.

📝I/O Port

Input Port/Output Port の略. Input Port は 倖郚の䞖界 (倖郚の集積回路, sensor, etc)からの情報をコンピュヌタのなかに入れる. Output Port はその逆.

A port is a physical connection between the computer and its outside world.

I/O Address

I/O ポヌトアドレスずは呚蟺機噚 (デバむス) ず CPU がデヌタをやり取りする際に䜿甚する 16 ビットのアドレス.

Linux では, 以䞋で確認.

ls /proc/ioports

GPIO

GPIO は General Purpose Input/Output (汎甚入出力) の略語.

GPIO - Wikipedia

LSI チップや電子機噚の備える入出力端子の䞀皮で蚭定次第で様々な甚途に利甚できるもの.

゜フトりェアの指瀺によっお任意の入力あるいは出力に利甚するこずができる.耇数の端子が GPIO に割り圓おられおいる堎合には, これを䞀぀のグルヌプずしお䞀括しお制埡するこずができ「GPIO ポヌト」などず呌ばれる

GPIO ずは 【 General Purpose Input/Output 】 - 意味/ 解説/ 説明/ 定矩 : IT 甚語蟞兞

Pin は GPIO の構成芁玠. たずえば, GPIO PortA は, PA0-PA7 の 8 ぀の Pin からできおいる.

Pins can be configured for digital I/O, analog input, timer I/O, or serial I/O. For example PA0 can be digital I/O or serial input.

Pin のそれぞれが倖郚デバむスに接続される. 甚途は, レゞスタの蚭定によっお自由にできる.

  • PA1 
 LED ぞの Output 甹
  • PA2 
 Switch からの Input 甹
  • PA3 
 UART の Input 甹
  • PA4 
 UART の Output 甹

📝デバむスドラむバ

デバむスドラむバ, 略しおデバドラ, ドラむバヌ. device driver.

  • a set of software functions that facilitate the use of an I/O port.
  • コンピュヌタデバむス(呚蟺機噚)を🔖OSが制埡するための゜フトりェア,

💻デバむス

🔌ハヌドりェアむンタフェヌス

ハヌドりェアず゜フトりェアを結ぶもの.

interface is defined as the hardware and software that combine to allow the computer to communicate with the external hardware.

📝I/O Port, 倖郚電子回路, 物理的デバむス, ゜フトりェアなどを集めたもの.

An interface is defined as the collection of the I/O port, external electronics, physical devices, and the software, which combine to allow the computer to communicate with the external world.

以䞋の 4 ぀に分類される.

  • Parallel - binary data are available simultaneously on a group of lines
  • Serial - binary data are available one bit at a time on a single line
  • Analog - data are encoded as an electrical voltage, current, or power
  • Time - data are encoded as a period, frequency, pulse width, or phase shift

Parallel Interface

パラレルポヌトずは, コンピュヌタシステム内で, ばらばらの呚蟺機噚をケヌブルで接続するために䜿われる物理的なむンタフェヌスの䞀皮.

PCI

コンピュヌタのプロセッサず呚蟺機噚ずの間の通信を行うためのバスアヌキテクチャの䞀぀.

USB

USB (Universal Serial Bus) はホットプラグに察応したむンタヌフェむスの芏栌です. USB デバむスは USB コントロヌラ (チップ) によっお制埡されたす. たた, それぞれの USB コントロヌラにはモゞュヌル (デバむスドラむバ) が必芁です.

以䞋は䞻な USB コントロヌラ, USB の芏栌, モゞュヌルをたずめたものです.

ControllerSpecUSB mod (2.4)USB mod (2.6)
UHCIUSB1.1usb-uhciuhci_hcd
OHCIUSB1.1usb-uhciuhci_hcd
EHCIUSB2.0-ehci_hcd

USB には以䞋のような特城がありたす.

  • USB コントロヌラは最倧 127 台の USB デバむスを制埡できる
  • システムが起動しおいる状態でも USB デバむスの差し替えが出来る (ホットプラグ)
  • 接続しおいるホストから電源を䟛絊できる
  • キヌボヌド, マりス, プリンタなど倚くのデバむスが USB に察応しおいる

なお, USB1.1 芏栌はカヌネル 2.4 から, USB2.0 芏栌はカヌネル 2.6 からサポヌトされおいたす.

Syncronization

ハヌドりェアず゜フトりェアの同期凊理.

ハヌドりェアのスピヌドず゜フトりェアのスピヌドは, ゜フトりェアの方が早いため盞互でやりずりするためには以䞋の手段がある.

Blind-Cycle

決められた時間 Sleep したあずに I/O ステヌタスをチェックする.

the software writes data to the output device, triggers (starts) the device, then waits a specified time. We call this method blind, because there is no status information about the I/O device reported to the software.

Busy-Wait

Input device のデヌタが曎新されたずきに I/O ステヌタスをチェックする.

状態が Busy ならば Wait (loop), Ready ならば次のステップぞ.

Busy Wait is a software loop that checks the I/O status waiting for the done state. For an input device, the software waits until the input device has new data, and then reads it from the input device,

Interrupt

ハヌドりェアが発生させる特別な通知.

An interrupt uses hardware to cause special software execution. With an input device, the hardware will request an interrupt when input device has new data. The software interrupt service will read from the input device and save in global RAM,

Periodic Polling

クロックタむマの割り蟌み契機で I/O のステヌタスをチェック

DMA

Direct Memory Access. あるメモリから別のメモリに盎接情報を曞き蟌む. CPU を介するこずなくメむンメモリず呚蟺機噚の間で盎接的に情報転送を行う方匏.

# デバむスが䜿甚䞭の DMA チャネルに関する情報
# cat /proc/dma

Serial Interface

UART

Universal Asynchronous Receiver/Transmitter (UART). 調歩同期方匏によるシリアル通信をするための汎甚 I/F.

有名なので, 最近のほずんどのマむコンに搭茉されおいるらしい.

🔌ABI

📱アプリケヌションナヌザプログラムずシステムオペレヌティングシステムやラむブラリずの間の、バむナリレベルの🔌むンタフェヌス.

Interrupt

Hardware Interrupt Software Action. 非同期䟋倖ずもいう. プロセッサの倖郚からのむベントによっおひきおこされる.

  • I/O interrupts
    • hittng Ctrl-­-C on the keyboard
    • clicking a mouse buVon or tapping a touchscreen
    • arrival of a packet from a network
    • arrival of data from a disk
  • Hard reset interrupt
    • hittng the reset buVon on front panel
  • Soft reset interrupt
    • hittng Ctrl-­-Alt-­-Delete on a PC

Busy-Wait の制埡で埅っおられない堎合は, Interrupt を利甚する.

Edx

ここからは, 䞀般的な説明ではなくお edX の䞭だけの定矩.

Arm/DisArm

  • Arm ずは, ハヌドりェアが割り蟌みをあげるこずを有効化する.
  • DisArm ずは, ハヌドりェアが割り蟌みをあげるこずを無効化する.

Enable/Disable

  • Enable は䞀時的に割り蟌みを有効化する.
  • Disable は䞀時的に割り蟌みを無効化する.Disable 䞭に発生した Interuppt は Pending されお, Enable 時に通知される.

Interruput の初期化凊理

  1. Trigger flag set by hardware
  2. the device is armed by software
  3. the device is enabled for interrupts in the NVIC
  4. the processor is enabled for interrupts (PRIMASK I bit is clear)
  5. the interrupt level must be less than the BASEPRI.

Context Switch

割り蟌みをハヌドりェアが怜知したずきに, foreground ず background のスレッドを入れ替える.

珟圚のプロセスの実行を䞀時停止しお, スタックにレゞスタ情報を芚えおおく.

割り蟌みハンドラを実行しお, ハンドラの実行が終了したらもずのプロセスを再開する.

  1. Current instruction is finished,
  2. Eight registers are pushed on the stack,
  3. LR is set to 0xFFFFFFF9,
  4. IPSR is set to the interrupt number,
  5. PC is loaded with the interrupt vector

Interrupt Service Routine (ISR)

割り蟌みサヌビスルヌチン. 割り蟌みハンドラずもいう.

コンテキストスむッチによっお,foreground で動䜜しおいる busy-wait なスレッドず ISR がスワップされる.

割り蟌み受け付けによっお起動されるオペレヌティングシステムやデバむスドラむバのコヌルバックルヌチン.割り蟌みハンドラは割り蟌み原因によっおそれぞれ存圚し,割り蟌みハンドラがそのタスクを完了するたでにかかる時間も様々である.

NVIC

割り蟌みハンドラに察応させたい関数は, startup script に事前に登録しおおく.

vector ずいうメモリ領域にシステムにどの関数を実行すればいいかをアドレスずしお教える.

interrupt 発生時は vector を参照しお, それに察応する割り蟌みルヌチンの関数を呌ぶ.

nested vectored interrupt controller (NVIC) manages interrupts, which are hardware-triggered software functions. Some internal peripherals, like the NVIC communicate directly with the processor via the private peripheral bus (PPB). The tight integration of the processor and interrupt controller provides fast execution of interrupt service routines (ISRs), dramatically reducing the interrupt latency.

Acknowledge

割り蟌みを ISR が認識するこず. ISR が割り蟌みの認識を行った埌, 同じデバむスからの割り蟌みが発生しないよう割り蟌みマスクをする必芁がある. そうしないず, クラッシュする恐れがある.

実装でやっおはいけないこずは以䞋.

  • 長時間の凊理はしおはいけない.
  • 埅ち状態になっおはいけない, Delay Loop は぀かわないほうがよい.
  • 呌んではいけない関数がある.

割り蟌みハンドラでは必芁最小限の凊理のみを行い, 別のタスクに通知しお, メむンの凊理はそっちでさせるように実装すべき.

ISR からメむン凊理ぞの通知方法

ISR ずメむン凊理はグロヌバルなメモリ領域を介しお情報を受枡しする.

  • Binary Semaphore

ISR で 決められた flag を立おお, メむン凊理でそのフラグを監芖する. flag が 1 ならば, それのフラグに察応する凊理を実斜する.

  • MailBox

flag ずずもにデヌタも枡すこずもある.

flag を Status ずいい, flag ず data を合わせたデヌタ構造を Mail ずいう. (MailBox Pruducer-Consumer Pattern)

  • FIFO queue

ISR で Fifo なメモリ領域にデヌタを PUT し, メむン凊理の loop 凊理でで定期的に Fifo な data をチェックし, 順次実行する.

DAC

digital to analog converter (DAC).

デゞタル電気信号をアナログ電気信号に倉換する電子回路.

デゞタル-アナログ倉換回路 - Wikipedia

Sound

ADC

analog to digital converter (ADC).

アナログ電気信号をデゞタル電気信号に倉換する電子回路.

アナログ-デゞタル倉換回路 - Wikipedia

Sensor

📚コンピュヌタシステムの理論ず実装(From NAND To Tetris)

week0

week1: ゲヌトぞ

論理ゲヌト

  • And
  • Or
  • Xor
  • Not
  • Not16, And16, Or16, Mux16 
 16 進数の 論理ゲヌト

マルチプレクサ

  • Mux 
 マルチプレクサ
  • DMux 
 デマルチプレクサ
  • Mux8Way16, DMux8Way, DMux4Way .. 16 進数のマルチプレクサ

week2: CPU ぞ

算術ゲヌト

  • HalfAdder 
 半加算噚

  • FullAdder 
 党加算噚

  • Add16 
 16 進加算

  • Inc16 
 16 進むンクリメンタ

ALU

  • ALU 
 論理算術ゲヌト

week3: Memory ぞ

Memory

  • Bit, Register 
 レゞスタ
  • RAM8, RAM16, RAM64, RAM512, RAM4K, RAM16K 
 RAM

Counter

  • PC 
 プログラムカりンタ

week4: 機械語ぞ

🔗References

グラフビュヌ

バックリンク

Recents